0 引言頻率合成器是以一個高精確度和高穩定的石英晶體振蕩器為基準參考頻率，通過加、減、乘、除四則運算，獲得與石英晶體振蕩器同樣精確度和穩定度的頻率源。本文利用頻率合成技術實現頻率倍頻，輸出L波段點頻源。 利用非線性電路產生高次諧波或者利用頻率控制電路都可以構成倍頻器。也可以由鎖相倍頻電路實現，該電路是一個閉環頻率反饋系統，它主要由鑒相器、環路濾波器、壓控振蕩器和累加計數器構成，本設計采用這種方案。 目前出現了眾多單片集成頻率合成芯片，如美國QualComm公司的Q3236等，這種帶有前置分頻器和多個計數器的芯片，給鎖相環電路的設計帶來了極大的方便，為實現電路的小型化提供了可能。下面對總體方案設計，Q3236芯片的功能，電路和環路濾波器設計逐一討論。1 方案設計 本設計采用對晶體振蕩器輸出的參考信號，直接鎖相倍頻獲得高頻信號，再將高頻信號放大到設計要求的方案。利用的是鎖相頻率合成技術，屬于間接頻率合成。整個倍頻源基本由鎖相倍頻電路、放大和濾波電路組成，最重要的是鎖相倍頻電路。 鎖相倍頻電路利用鎖相技術實現頻率合成，鎖相環(PLL)是其中的重要組成部分，實質上是一個相位負反饋自動控制系統?；居设b相器(PD)、環路濾波器(LF)、壓控振蕩器(VCO)三部分組成。鑒相器用于比較兩個輸入信號相位，產生對應于兩個信號瞬時相差的誤差電壓；環路濾波器具有低通作用，把鑒相器輸出的誤差電壓濾波，濾除高頻成分和噪聲，以保證環路所要求的性能，提高系統穩定性；壓控振蕩器受誤差電壓控制，使得VCO的輸出頻率向參考頻率靠近，直到消除頻差而鎖定。倍頻源框圖如圖1所示。

設計采用QualComm公司的高性能數字鎖相環芯片Q3236，其內部集成有分頻器、鑒相器和計數器。鑒相器在7 MHz頻率上進行鑒相，可以提高鑒相靈敏度、縮短跳頻時間。2 硬件電路設計2．1 鎖相環的選擇與使用QualComm公司的Q3236是一種可在高達2 GHz頻段工作的分頻次數可編程的數字鎖相環芯片，在正常工作狀態下其功耗小于0．6 W，工作電壓為5 V。其鑒相頻率可達到100 MHz，本設計鑒相器工作在7 MHz，可應用于此項設計中。 Q3236主要電路性能為： (1)雙模前置分頻器(10分頻或11分頻)； (2)9位M和4位A吞脈沖計數器，6位R參考分頻器； (3)100 MHz數字鑒頻／鑒相器，鑒相靈敏度為320 mV／rad； (4)單電源+5 V供電，功耗小于0．6 W； (5)具有寬的輸入靈敏度范圍，從-10～+3．5 dBm。 Q3236數字處理器接口有三種工作模式：直接并行輸入模式、串行總線模式和8位總線模式。因為設計的是輸出固定頻率的倍頻源，不用跳頻，于是采用直接并行輸入模式，可以簡化設計。設置‘HIGH’，Q3036="LOW"，6位R參考分頻器的R4，R5不用，9位M計數器的M7，M5不用，R分頻器和M計數器直接由外部輸入。 Q3236可提供的程序分頻器分頻比：對直接并行模式，當小于300 MHz時，為2～128；當小于2 GHz，為90～1 295。對外接的晶振，可提供的參考分頻比為：直接并行模式1～16。 Q3236有加前置分頻器和非預分頻兩種工作狀態。工作在非預分頻狀態時VCO輸出頻率最高可達300 MHz，在前置分頻器狀態時VCO輸出頻率最高可達2．0 GHz。因為頻率源輸出1372 MHz，所以設計采用前置分頻器、直接并行輸入模式。參考分頻器分頻比編程只使用R0～R3位。 Fref／FPD=R+1；即35 MHz／7 MHz=5，對參考輸入信號35 MHz進行5分頻，所以R=4。R0，R1=“Low”，R2=“High”，R3=“Low”。壓控振蕩器輸出的高頻信號1 372 MHz利用M和A計數器進行N分頻，N=Fvco／FPD=10*(M+1)+A，A≤M+1，M≠0。 Q3236具體電路圖如圖2所示。

關鍵詞： 設計 頻率 波段